Se dice divisor de frecuencia un circuito que recibe en entrada una señal de una frecuencia determinada f y da una señal de salida de frecuencia f/n donde n es un número entero. La necesidad de un divisor de frecuencia, ya que tiene tanto con una y la misma señal de clock debe conducir circuitos en diferentes frecuencias, y porque es más fácil para estabilizar por medio de un circuito en el cuarzo un circuito dado a una tasa superior y luego obtener una frecuencia más baja, que también se estabilizado, aunque no es un cristal de cuarzo a la frecuencia deseada.
Conectando en cascada múltiples flip flops de tipo T se puede obtener divisores de frecuencia múltiplos de 2 de acuerdo con la siguiente fórmula:
fn = f / 2n
donde n es un número entero. Deseando obtener un divisor de 4, podemos utilizar el siguiente esquema:
Deseando obtener un divisor de 8 podemos utilizar el siguiente esquema:
Deseando, en su lugar, obtener un divisor que no sea el poder de 2, debe dejar de contar los impulsos, cuando se ha alcanzado el número deseado. Como vemos en la siguiente tabla:
|
CLOCK |
Q2 |
Q1 |
Q0 |
|
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
|
2 |
0 |
1 |
0 |
|
3 |
0 |
1 |
1 |
|
4 |
1 |
0 |
0 |
|
5 |
1 |
0 |
1 |
|
6 |
1 |
1 |
0 |
|
7 |
1 |
1 |
1 |
|
8 |
0 |
0 |
0 |
|
9 |
0 |
0 |
1 |
si paro el divisor de frecuencia, cuando llegué a la combinación 101 igual al número 5, me sale un divisor de a 5. Para realizar el circuito debe poner uno o más puertas AND a cuyas entradas son para ser aplicado las salidas de los correspondientes flip flop de tipo T, como en el siguiente esquema:
Para que la combinación 101 sea verdad es necesario que Q0 = 1; Q1 = 0; Q2 = 1; la puerta AND da en la salida 1, sólo cuando la combinación requerida es cierta, ponendo a cero todos los tres flip-flops de tipo T.
Queriendo obtener un divisor de 10 puede ser conectado en cascada a un divisor para un divisor de 5 un divisor de 2obtenendo 10 = 5 x 2. Cómo en el siguiente diagrama:
CONTADORES ASÍNCRONOS Y SINCRÓNOS
Un divisor de frecuencia se comporta como un contador de impulsos; el contador es capaz de almacenar el número de impulsos recibidos en la entrada. Se dice módulo de un contador el número de configuraciones binarias que asume a partir de cero hasta el siguiente reinicio. La fórmula del módulo es la siguiente:
m = 2n
donde m es el módulo y n es el número de salidas del contador.
Se dice asíncrono un contador cuyas salidas cambiar uno tras otro sin sincronización. Dado el diagrama de un divisor para 8:
si tomamos las salidas Q0, Q1, Q2, obtenemos un contador de 8 de tipo asíncrono. El clock, de hecho, no se puede utilizar para la sincronización, porque se utiliza como señal de entrada.
Hay, sin embargo, las limitaciones a la frecuencia de operación, debido a las características de los flip flop y a los tiempos de retardo, de hecho, puede ser que algunas combinaciones pueden ser omitidos. La condición que debe cumplirse es que la señal de conteo no exceda la frecuencia de trabajo del primer flip-flop, porque el trabajo posterior a frecuencias siempre reduce a la mitad.
El contador síncrono es capaz de ser sincronizado por los pulsos de reloj. Analizamos el siguiente esquema:
Es un contador síncrono de módulo 8. Siendo los flip-flop de tipo ellos conmutan a cada impulso de clock. La salida Q0 conmuta en cada pulso de clock, como en el primer flip-flop las entradas J y K están conectadas al alto nivel. La salida Q1 del segundo flip flop conmuta cada dos pulsos de clock, en consecuencia, para que las entradas de la puerta AND sean todos los dos a 1 hay que esperar 4 impulsos de clock. Cuando llegue, por lo tanto, los primeros 4 impulsos de clock el último flip flop conmuta y trae la salida Q2 a 1; cuando es a 8 impulsos de clock Q0= 1; Q1 = 1; Q2 = 1; esto, sin embargo, causa la puesta a cero de las tres salidas en el instante siguiente.
Se dice registro un circuito capaz de almacenar una dato. El registro puede ser de 8 bits, 16 bits, 32 bits. Se dicen de desplazamiento los registros en los que el dato fluye de un bit a el siguiente en el proceso de la escritura o la lectura. Cada bit del registro se compone de un flip flop. La entrada de los datos en el registro puede ser en serie o en paralelo; se denota por la sigla SI la entrada serie; se denota por la sigla PI, la entrada en paralelo, que se denota de manera similar por SO la salida de serie del los datos de serie y por PO la salida en paralelo del los datos. Puede ser útil en los siguientes esquemas:
Finalmente, hay un registro universal, que, cambiando los modos de operación pueden ser serie o paralelo en tanto entrante como saliente. El esquema es el siguiente:
En la práctica, por medio de un conmutador se selecciona el modo de operación entre en serie o en paralelo, tanto entrantes como salientes, antes de enviar o tomar los datos. El diagrama de bloques de un tipo SISO es el siguiente:
El master reset pone a cero todos los cuatros flip flop de tipo D, antes de almacenar los datos; en cada impulso de clock, el dato se transfiere de izquierda a derecha a el siguiente flip-flop de tipo D.
Los registros de tipo SIPO y PISO se pueden utilizar para convertir los datos de serie a paralelo para el SIPO y de paralelo a serie para el PISO.
2014
 |
 |
 |
Indice de todas las páginas del sitio